科研之友
微信
新浪微博
Facebook
分享链接
摘要
为了降低通用图形处理器（GPGPU）中栅栏同步开销对程序性能产生的不良影响，提出了一种GPGPU微架构优化设计。该设计在线程束调度模块中，根据栅栏同步开销决定各线程束的调度顺序，确保高栅栏同步开销的线程束能够优先调度执行。在一级数据缓存模块中，结合数据缓存缺失率与栅栏同步状态来共同决定各访存请求是否需要执行旁路操作，由此在不损害数据局域性开发的前提下，降低数据缓存阻塞周期对栅栏同步产生的影响。两种子模块优化设计均能够降低栅栏同步开销。实验结果表明，相比基准GPGPU架构与当前现有的栅栏同步优化策略，本设计在栅栏同步密集类程序中分别带来了4.15%、4.13%与2.62%的每周期指令数提升，证明了优化设计的有效性与实用性。
- 单位
