CMOS数字集成电路的低功耗设计

作者：陈光胜; 张旭; 沈力为

来源：集成电路应用, 2021, 38(07): 17-21.

DOI：10.19339/j.issn.1674-2583.2021.07.004

• 集成电路设计
• 数字集成电路
• 低功耗设计
• 可测性
• SoC

分析表明,便携式智能终端产品的功耗问题日趋显现,尤其耗电提升所产生的热量导致芯片性能下降、甚至电路不工作,降低用户体验,而耗电占比最高的仍是数字逻辑电路芯片。为解决数字逻辑电路的低功耗设计,从系统架构、RTL级、门级等不同设计层级进行低功耗设计分析,提出系统性、全面性的低功耗设计理念,解决如何规避数字前端设计人员在设计过程中容易忽略、甚至容易出错的低功耗设计问题,以及有效的利用EDA工具协助低功耗设计、实现、验证及优化。提出低功耗设计的可测性的关键点,进行设计实例分析并得到结论。

• 单位
  上海东软载波微电子有限公司