基于FPGA的RNN硬件加速架构

作者：相博镪; 凌味未; 李蠡; 邹金成

来源：成都信息工程大学学报, 2022, 37(04): 374-378.

DOI：10.16836/j.cnki.jcuit.2022.04.002

• 微电子学与固体电子学
• 硬件加速器
• 可编程逻辑器件
• 循环神经网络
• 指令集架构

针对边缘计算场景下,循环神经网络消耗计算资源过多,且计算流程相对复杂所导致的计算效率较低的问题,提出一种RNN模型的硬件加速方法,并在FPGA平台对该方法进行验证。为在计算资源可复用的前提下尽可能提高计算速度,该加速器利用一种SIMD指令集,通过软件编程的形式来配置运算流程,适配不同层数和维度的RNN及其相关模型。还根据RNN模型数据流的特点,对加速器设计进行优化,并设置合理的片内缓存方式和并行逻辑以充分利用存储器带宽,降低资源开销。实验结果表明,加速器在100 MHz的工作频率下运算性能达到6.7 GOPS,需要的功耗为2.15 W。基于指令集和软硬件协同的方式对两种网络模型进行实现,速度是微控制器的230倍。

• 单位
  成都信息工程大学