基于LVDS的并行高速AD接口逻辑设计与实现

作者：饶嘉成^*; 黄明; 汪弈舟; 杨富华; 马栋梁

来源：工业技术创新, 2020, 07(04): 58-62.

DOI：10.14103/j.issn.2095-8412.2020.04.011

• 高速AD
• 数据时钟同步
• LVDS
• FPGA
• 数据采集

随着高速AD在电子测量、宽带通信等领域的广泛应用,FPGA与高速AD的接口设计成为关键和难点,其性能影响应用功能的实现。基于FPGA驱动,实现了LVDS并行ADC配置方案以及时钟数据的时序同步;采用Xilinx XC7A200T芯片和HMCAD1520 AD芯片,实现了250 Msps×14 Bit×2通道的采集设计。逻辑仿真结果验证了设计的合理性,实际板卡测试正确。该系统接口逻辑简单,通用扩展性强,可为并行LVDS驱动高速AD数据采集设计提供有效可行的参考。

• 单位
  北方工业大学