SDH中E1支路的去同步电路设计

作者：姚秋瑞; 黄海生; 李鑫; 王雪

来源：光通信技术, 2020, 44(01): 31-34.

DOI：10.13921/j.cnki.issn1002-5561.2020.01.008

• 同步数字体系
• 自适应滤波器
• 数字锁相环
• 抖动

在同步数字体系(SDH)中,定位过程中的指针调整会使输出信号产生较大的抖动,为保证信号的质量,提出一种用于SDH中E1支路接收端的去同步电路。该电路由自适应滤波器和中等带宽的二阶数字锁相环(PLL)组成。PLL中的数控振荡器由串行累加器和双模分频器组成,采用鉴频鉴相并置的方法,并使用了数字滤波器。通过建立数学模型,对其工作过程及输出抖动进行分析。实验结果表明其性能指标可以满足I TU-T的相关标准。

• 单位
  西安邮电大学; 电子工程学院