基于FPGA的异步FIFO的研究和设计

作者：程光伟; 刘大伟

来源：工业仪表与自动化装置, 2013, (02): 67-69+75.

• 异步FIFO
• 亚稳态
• 格雷码
• FPGA asynchronous FIFO
• gray code
• metastable state
• FPGA

针对设计异步FIFO的难点,分析了异步FIFO的结构和工作原理,提出了一种切实可行的设计方法。通过对空满信号的控制确保数据的正确写入与读出,采用了格雷码的方式最大限度降低了电路中亚稳态出现的概率。结果表明,该设计能够使数据稳定地写入和读出,同时资源利用率较高。

• 单位
  西安工业大学