FPGA设计中DCM状态位监控的工程应用

作者：王巍; 罗金萍; 何彩霞; 夏开华

来源：智库时代, 2018, (29): 290-291.

• FPGA
• DCM
• 状态位

FPGA设计中常使用DCM产生所需的系统时钟,但是需要进一步监控DCM的STATUS状态位.当DCM由于异常而失锁后,程序产生一个高复位信号复位DCM使其重新锁定,提高了系统时钟的可靠性。

• 单位
  中国电子科技集团公司第二十九研究所