基于VerilogHDL的背景噪声扣除电路设计

作者：汪龙祺; 阚珊珊; 宋克非; 王淑荣

来源：微计算机信息, 2008, (02): 282-284.

• VerilogHDL
• 背景噪声
• 扣除 VerilogHDL
• background noise
• deduction

本文介绍了一种基于硬件描述语言VerilogHDL的背景噪声扣除电路设计,该设计与以往使用加减计数芯片组成的电路相比,具有与MCU接口简单,软件操作方便等优点。