摘要
提出一种基于随机存取存储器(RAM)的卷积器结构。将2组阶数不同的卷积器进行VLSI实现,每组包含1个基于RAM结构的卷积器和1个基本型FIR结构的卷积器。DC及PrimePower分析结果表明,当阶数为63时,基于RAM结构的卷积器面积和功耗相比基本型FIR结构的卷积器分别减少10.1%和8.4%;当阶数为255时,该优化百分比分别为14.9%和15.2%,并且卷积器阶数越高,优化效果越明显。63阶卷积器成功流片后,芯片实测结果显示,与经典结构相比,基于RAM的卷积器功耗减少了7.9%。
- 单位