时钟错误注入攻击检测电路的设计

作者：童乔凌; 付念; 高琳; 魏迎亚

来源：华中科技大学学报(自然科学版)科技大学, 2016, 44(02): 1-4.

DOI：10.13245/j.hust.160201

• 时钟检测
• 检测电路
• 电路设计
• 冗余逻辑
• 路径重复

在研究时钟错误注入攻击的本质的基础上,对关键路径复制检测电路进行了改进,提出了一种可以在不同平台上广泛实现的时钟错误注入攻击检测电路,该电路通过检测传输路径上的延迟来对系统错误注入攻击进行检测;该电路通过复制工作路径,增加冗余逻辑,能够有效地检测被复制路径的攻击,并且便于ASIC和FPGA实现.设计者能够根据实际情况设计检测敏感程度,使检测电路具有较强的适应性.多次超频检测实验结果表明:所提出的检测电路灵活性强,能有效检测时钟错误注入攻击.

• 单位
  光学与电子信息学院; 华中科技大学