深N阱5 V/40 V制程关键工艺条件的开发

作者：熊淑平; 吴长明

来源：集成电路应用, 2018, 35(05): 47-51.

DOI：10.19339/j.issn.1674-2583.2018.05.012

• 集成电路制造
• 深N阱
• NBL
• 击穿电压
• 高能注入
• 高温推进
• 零层光刻
• 光刻对位

低压5 V/高压40 V制程广泛应用于LCD栅驱动芯片,LED驱动芯片,智能电表芯片及电源管理等产品的生产。N型埋层(NBL)加上P型外延层(P-EPI)做隔离的工艺制程已经稳定量产多年,而以深N阱代替NBL+P-EPI的工艺,不需要昂贵的EPI,同时可减少零层光刻(Zero layer),生产成本大幅降低。DNW工艺可以沿用EPI工艺的Layout设计规则,保持了EPI工艺器件的电特性,特别是高压器件的击穿电压(BV)足够满足各种对栅和漏端均需耐40V高压产品的应用需求。