基于RISC-V架构的中断实验设计

作者：冯建文

来源：实验室研究与探索, 2022, 41(12): 34-38.

DOI：10.19927/j.cnki.syyt.2022.12.008

• 中断实验
• RISC-V架构
• 多周期CPU

中断处理是CPU的重要功能，中断原理与设计是计算机组成原理课程的学习难点。基于多周期RISC-V架构，设计了一个功能精简、原理深入的中断实验，实现了能处理单重可屏蔽外部中断的CPU。分析了RISC-V中断机制，为中断CPU设计了一个简单的中断控制器。目标指令集包含8条RV32I基本指令和5条中断相关指令。构造了中断模型机的系统结构，分析了各条指令的数据通路和执行过程，最后基于FPGA完成了设计、仿真测试和板级验证。

• 单位
  杭州电子科技大学