摘要
从肖特基势垒高度、有效掺杂浓度和有效质量的优化和控制等方面,对接触电阻的最新技术进行了详细的总结。首先,分析了插入界面层的金属-绝缘体-半导体接触结构、界面钝化、杂质分凝技术对于降低肖特基势垒高度的效果。其次,讨论了原位掺杂、固相外延、低温离子注入以及激光退火技术对于提高源/漏掺杂浓度的作用。然后,介绍了通过控制SiGe材料的有效质量来优化接触电阻的技术。最后,通过结合原位掺杂、激光退火和固相外延等先进技术,实现了与CMOS工艺兼容的接触电阻优化集成,满足7/5nm技术节点的需要。
-
单位中国科学院微电子研究所; 北方工业大学; 电子信息工程学院