介绍了一种基于并联ADC芯片结构方式,实现了一种通用的、用相对较低速的ADC器件实现较高采样频率的数据采集系统的设计方法.所设计的系统以FPGA为核心器件,通过采用并联的两片AD9254模拟转换芯片作为一个数据采集通道,利用时钟芯片AD9516-3进行时钟时序分配,控制两片AD9254芯片轮询采样.实验结果验证了用两片150 MHz采样频率的ADC器件并联工作,能够使数据采集系统达到300MHz的采样频率,并能准确测试72 MHz的输入信号.
科研之友
微信
新浪微博
Facebook
分享链接
