科研之友
微信
新浪微博
Facebook
分享链接
摘要
忆阻器作为第四种基本电路元件，在实现数字逻辑方面有着广阔的前景。输入和输出都是忆阻器阻值的忆阻状态逻辑被认为是实现存内运算的一种重要手段。提出了一种依靠少数和非(MIN-NOT)逻辑的新型忆阻状态逻辑，其所有逻辑操作可以在忆阻阵列中完成，并通过在忆阻阵列中使用晶体管开关，MIN-NOT逻辑可以高效地实现并行运算，使用列和行的非运算可以在两个循环中完成数据在忆阻阵列中的复制操作。还提出了一种在忆阻阵列中实现全加器运算的方法，使用7个忆阻器在5个步骤内完成全加运算，并通过LTspice进行仿真验证。对比数据显示，相比于使用忆阻状态逻辑搭建的全加器，本设计在面积和延迟上均有较大改善，验证了MIN-NOT逻辑的高效性。
- 单位
