科研之友
微信
新浪微博
Facebook
分享链接
摘要
为克服传统大容量FLASH视频存储控制器时序设计复杂、缓存资源要求较高的缺点,设计了一种利用视频行场信号消隐期进行时序控制的FLASH视频存储控制器。该控制器基于FPGA时序设计,利用视频行场同步信号消隐期时间写入FLASH的读出和写入控制命令。由于无需缓存资源即可实现多级流水线的设计,提高了时序控制效率,简化了时序设计过程。基于Verilog硬件描述语言,设计了3级流水线和并行控制时序,数据达120 MB/s,实现了对2 048pixel×1 752pixel/15frames高速视频数据的实时存储与回放。仿真与实验结果均表明,系统时序设计正确,大容量FLASH阵列读写操作正常,可实现视频数据的采集、存储、回放等多种功能。
-
单位北京环境特性研究所
