科研之友
微信
新浪微博
Facebook
分享链接
摘要
片上网络的设计有很多功耗、面积和性能折中的拓扑结构、缓冲区大小、路由算法和流量控制机制,因此新的NoC设计的研究非常耗时。为了应对这些挑战,提出一种基于快速灵活的FPGA片上网络仿真架构,通过映射虚拟化的NoC组件到一个通用的片上网络仿真引擎上,其基础部件有流量生成器、路由、飞片队列等。并提出基于规则拓扑结构自动生成NoC拓扑结构的设想,且在设计的通用片上网络仿真引擎实施这种设想。实践表明:因为所设计的仿真器是虚拟的,可以模拟任何可用图描述的NoC拓扑结构;任何拓扑结构的片上网络可以映射到机器而无需重建,在一个大型片上网络设计中,用FPGA来实施可以节省很多时间。
- 单位
