基于单调排序与并行选择的连续删除堆栈译码器的硬件实现

作者：曾文坦; 叶龙建; 翟雄飞^*; 韩**

来源：广东工业大学学报, 2023, 1-9.

• 信道编码
• 极化码
• 连续删除译码
• 现场可编程门阵列

极化码得益于其较低的复杂度和灵活的构造，成为了当今最为流行的信道编码方式。然而，与其他信道编码的译码算法相比，极化码中的连续删除(Successive Cancellation, SC)译码算法的性能较差。为了解决这一问题，连续删除列表(Successive Cancellation List, SCL)、连续删除堆栈(Successive Cancellation Stack, SCS)等基于连续删除译码的改进算法问世，并显著地改善了其纠错性能。其中，连续删除堆栈译码算法是以更高的复杂度为代价的，特别是在路径选择过程中。本文提出了一种新型的路径选择硬件架构，该架构通过对路径信息分组存储，用分组单调排序与并行比较相结合的策略进行最优路径选择，降低了硬件资源消耗的同时提高了路径选择的硬件效率。最后在现场可编程门阵列(Field Programmable Gate Array, FPGA)上实现了该架构，硬件实现结果验证了本文提出的架构与现有的SCS译码器拥有相近的纠错性能的同时，总资源开销降低约44%，吞吐率提高了约24%。

• 单位
  广东工业大学