基于高分辨率TDC的快速全数字锁相环

作者：揭灿; 邹家轩^*; 王栋; 谢雨蒙; 钟梁; 吴建东

来源：电视技术, 2019, 43(08): 65-69.

DOI：10.16280/j.videoe.2019.08.016

• 全数字锁相环
• 时间数字转换器
• 数控振荡器
• 差分延迟线法
• 抽头延迟线法

针对时间数字转换器(Time-to-Digital Converter,TDC)的精度低,全数字锁相环(All Digital Phase-Locked Loop,ADPLL)的锁定时间长问题,设计了一种新型全数字锁相环。本设计中的TDC优化了差分延迟线法结构,提高了量化相位差信号的分辨率;在数控振荡器(Digital Controlled Oscillator,DCO)中内嵌的相调电路能快速调整反馈信号的相位,缩短环路的锁定时间。最后在Xilinx VC709评估套件上进行电路设计与仿真验证。结果表明,该ADPLL的量化误差不大于0.25 ns,在三个参考信号时钟周期内即可完成锁定。该全数字锁相环具有锁定时间短、捕获精度高等优势。

• 单位
  中国地质大学（武汉）