为了提高稀疏编码算法的处理速度,设计了一种通过System Generator在FPGA上实现的正交匹配追踪算法。算法由矩阵数据并行输出模块、矩阵乘法运算模块、最匹配原子与列索引选择模块、Cholesky分解模块与求逆算法模块、残差更新模块5个模块组成。通过对模块内部算法并行化设计,提高了正交匹配追踪算法的运行速率。仿真结果表明:设计的系统可以有效实现正交匹配追踪算法,算法的处理速度比软件处理有了明显的提升,处理结果精度较好,证明该设计可行且有效。
科研之友
微信
新浪微博
Facebook
分享链接
