科研之友
微信
新浪微博
Facebook
分享链接
摘要
为了提高∑-Δ调制器中运算放大器(运放)的增益，提出了一种应用于∑-Δ调制器的高增益运放设计方案。所设计的运放使用增益提升型结构，主要包含两个辅助放大器和一个主放大器，这3个放大器皆为折叠共源共栅结构。采用在辅助放大器和主放大器的输出极点之间添加补偿电容的方法，以补偿总运放的频率特性，使其能够稳定工作。仿真结果表明，该放大器的增益为120.6 dB,相位裕度为62.3°,电源抑制比为185.9 dB,共模抑制比为179.1 dB。与其他高增益设计方法相比，所提设计方案可以有效地提升运放的增益。
- 单位
