静态时序工具在DDR Memory接口时序收敛和后仿真中的应用

作者：陈杰; 刘勇

来源：集成电路应用, 2019, 36(08): 20-22.

DOI：10.19339/j.issn.1674-2583.2019.08.007

• 集成电路设计
• 内存控制器
• 时序收敛
• SDF后仿真

为提高带宽,很多类型的Memory都采用了Double Data Rate(DDR)interface,它对在内存控制器(memory controller)设计过程中的时序收敛和后仿真提出了挑战。探讨利用静态时序分析工具解决这个问题的方法。