周期精确/位精确的Cache事务级建模方法

作者：孙铭泽; 郭炜; 周红月; 魏继增

来源：计算机工程, 2013, (08): 74-76+82.

• 高速缓存
• 电子系统级设计
• 事务级建模
• 片上系统架构设计
• 周期精确
• 软/硬件协同设计 Cache
• Electronic System Level(ESL) design
• Transaction Level Modeling(TLM)
• System on Chip(SoC) architecture design
• cycle-accurate
• software/hardware co-design

对于片上系统(SoC)架构设计,寄存器传送级建模仿真速度慢,而采用C语言建模达不到所需的精度要求。针对上述问题,基于电子系统级(ESL)设计方法,提出一种通用的周期精确/位精确的高速缓存(Cache)事务级模型。该模型面向外部接口和内部逻辑分别采用不同的抽象层次进行建模,并构建基于ESL设计的SoC,实现软硬件协同设计。实验结果表明,集成Cache模块的仿真平台运行相应程序所需周期数大幅减少,可达到既定的精度要求。

• 单位
  天津大学