摘要
PCIe接口是System on Chip (SoC)芯片上使用非常广泛的一种高速接口。因此,在SoC芯片的Register Transfer Level (RTL)级设计开发阶段,对PCIe接口设计的验证显得尤为重要,需要通过不同的验证平台保证PCIe接口设计的功能正确性和性能稳定性。对基于Cadence硬件仿真器创建的PCIe接口验证平台的方法进行研究,并在某款SoC芯片上实现了该验证流程。实践表明,使用该方法能够较快速地构建验证平台,提供较高的仿真测试性能,同时支持多种调试手段,有效地完成验证目标。