面向嵌入式的可重构FFT的硬件实现

作者：张翌; 刘有耀; 焦继业

来源：电子设计工程, 2020, 28(21): 178-183.

DOI：10.14022/j.issn1674-6236.2020.21.038

• 嵌入式
• 可重构
• FFT
• 硬件加速器

针对实时嵌入式应用,提出了一种采用Radix-2算法的可重构FFT硬件加速器结构。该结构一次可并行处理16点FFT,且可在不改变电路结构的情况下,通过修改相应的配置信息来实现16-1 024点FFT。该结构的硬件利用率为100%,整个设计采用Synopsys VCS仿真,在100 MHz工作频率下,对于1 024点16位复数定点FFT仅需要38.6μs,与Cortex M4的DSP相比速度提升了94%以上。经DC综合结果表明在SMIC 0.11μm工艺中,该结构的核心面积为0.98 mm2,可用于嵌入式设备中。

• 单位
  西安邮电大学; 电子工程学院