64位双精度矩阵分解的优化和硬件实现

作者：邱俊豪; 宋宇鲲; 陈文杰; 侯宁

来源：合肥工业大学学报(自然科学版), 2021, 44(12): 1640-1645.

DOI：10.3969/j.issn.1003-5060.2021.12.010

• QR分解
• Givens旋转
• ASIC实现
• 硬件加速
• 一维线性结构

矩阵分解是线性代数中最重要的运算之一,广泛应用于现代通讯和控制。文章提出一种针对浮点矩阵的GR-QR（Givens rotation QR）分解一维线性结构,利用GR-QR分解运算过程中的并行特点,提高运算资源利用率,实现任意阶浮点矩阵分解,并设计实现了基于此结构的矩阵分解电路,该电路支持2-32阶双精度浮点矩阵的直接分解。在TSMC28 nm工艺,QR分解器的工作主频为700 MHz,面积为2 mm2,计算精度达到10-15,性能是1.6 GHz RTX2070的95倍。

• 单位
  河南城建学院; 合肥工业大学