科研之友
微信
新浪微博
Facebook
分享链接
摘要
本文设计了一种应用于CMOS全差分折叠共源共栅结构运放中的开关电容共模反馈(SC-CMFB)电路。同传统结构的SC-CMFB电路相比,该结构能够使输出共模电平具有零延迟建立的特性,同时,共模反馈电路所需的电容减少了一半,控制时序也相对简单。基于HspiceD对电路进行了仿真验证,结果表明,该结构的共模电平建立时间相对于传统结构缩短了至少六个周期。
- 单位
本文设计了一种应用于CMOS全差分折叠共源共栅结构运放中的开关电容共模反馈(SC-CMFB)电路。同传统结构的SC-CMFB电路相比,该结构能够使输出共模电平具有零延迟建立的特性,同时,共模反馈电路所需的电容减少了一半,控制时序也相对简单。基于HspiceD对电路进行了仿真验证,结果表明,该结构的共模电平建立时间相对于传统结构缩短了至少六个周期。
