面向分组密码的可重构异构多核并行处理架构

作者：冯晓; 李伟; 戴紫彬; 马超; 李功丽

来源：电子学报, 2017, 45(06): 1311-1320.

• 分组密码
• 异构多核
• 可重构
• 并行处理
• 密码处理器

现有的可重构分组密码实现结构中,专用指令处理器吞吐率不高,阵列结构资源利用率低、算法映射过程复杂.为此,设计了分组密码可重构异构多核并行处理架构RAMCA(Reconfigurable Asymmetrical Multi-Core Architecture),分析了典型SP(AES-128)、Feistel(SMS4)、L-M(IDEA)及MISTY(KASUMI)结构算法在RAMCA上的映射过程.在65nm CMOS工艺下完成了逻辑综合和功能仿真.实验表明,RAMCA工作频率可达到1GHz,面积约为1.13mm2,消除工艺影响后,对各分组密码算法的运算速度均高于现有专用指令处理器以及Celator、RCPA和BCORE等阵列结构密码处理系统.

• 单位
  复旦大学; 专用集成电路与系统国家重点实验室; 中国人民解放军信息工程大学