LV/HV P-Well BCD[C]芯片与制程剖面结构

作者：潘桂忠

来源：集成电路应用, 2018, 35(05): 42-46.

DOI：10.19339/j.issn.1674-2583.2018.05.011

• 集成电路制造
• 工艺
• 偏置栅结构
• LV/HV P-Well BCD[C]芯片结构
• 制程剖面结构

LV/HV P-Well BCD[C]技术能够实现低压5 V与高压100700 V(或更高)兼容的BCD工艺。为了便于高低压MOS器件兼容集成,采用源区为硼磷双扩散形成沟道的具有漂移区的偏置栅结构的HV LDMOS器件。改变漂移区的长度,宽度,结深度以及掺杂浓度等可以得到高电压。采用MOS集成电路芯片结构设计﹑工艺与制造技术,依该技术得到了芯片制程结构。

• 单位
  上海贝岭股份有限公司