本文依据SerDes系统架构的发展历程，结合了当下高速接口电路的实际应用背景，根据最新pcie5.0的协议要求，提出了满足市场应用的系统架构，以及详细阐述了重点电路模块的设计要点，具体介绍了SerDes系统设计中发送端，接收端以及锁相环电路模块的功能以及实现要点。最后，总结了在未来高速的系统应用中，将面临的各方面挑战，从工艺实现到系统封装以及最后的测试环节，每一个对信号完整性考虑造成影响的环节都将成为未来限制走向更高速应用发展的关键点。希望未来的高速应用中能有新的架构突破来面对这些挑战。
科研之友
微信
新浪微博
Facebook
分享链接
