科研之友
微信
新浪微博
Facebook
分享链接
摘要
SAR ADC每个转换周期的大部分时间被分配给ADC的量化操作，而只剩下少量的时间用来进行信号采样。在短时间内完成高精度的采样，需要前级电路具有更大驱动能力，同时要求ADC的采样开关具有更低的导通电阻。提出了一种交替采样结构，可以在不减少ADC量化时间的前提下，使得SAR ADC的采样时间等于量化时间，由此极大地降低ADC驱动电路的功耗。本文采用上述技术基于Fujitsu 55 nm工艺，实现了40 Msps 10 bit的异步SAR ADC,测试显示ADC有效位可达9.7 bit。
- 单位
