摘要
近年来,随着软件化雷达研制工作的推进,"三化"体系建设贯穿到各项工作节点之中。雷达信号处理目前主要采用DSP+FPGA异构处理平台,该处理平台通常采用RIO互连技术。为遵循模块化、规范化的设计要求,本文对SRIO工程进行重要改进,将RAM存储方式替代FIFO,简化SRIO工程并将其封装成用户IP,满足其在DSP+FPGA异构处理平台通用化的同时,经改进并封装的SRIO工程将支持调用式运用,而不必将源代码移植到用户工程,并且数据传输控制逻辑简单,大大提高了应用效率。
-
单位西安电子工程研究所