科研之友
微信
新浪微博
Facebook
分享链接
摘要
针对基于软件设计的万兆以太网MAC层无法满足高速数据实时传输的发展要求，文章提出了一种基于FPGA硬件平台的万兆以太网MAC层协议的设计与实现方案。该设计方案主要利用FPGA的并行处理能力，通过Verilog硬件描述语言完成万兆以太网MAC层数据实时处理的硬件设计，实现大带宽、低延时和高可靠性的万兆以太网MAC层的数据收发功能。试验验证表明：该设计方案实现了万兆以太网高速率的数据传输，具有低延时、高性能、高可靠性与简易性等优点。
- 单位
针对基于软件设计的万兆以太网MAC层无法满足高速数据实时传输的发展要求，文章提出了一种基于FPGA硬件平台的万兆以太网MAC层协议的设计与实现方案。该设计方案主要利用FPGA的并行处理能力，通过Verilog硬件描述语言完成万兆以太网MAC层数据实时处理的硬件设计，实现大带宽、低延时和高可靠性的万兆以太网MAC层的数据收发功能。试验验证表明：该设计方案实现了万兆以太网高速率的数据传输，具有低延时、高性能、高可靠性与简易性等优点。
