本文研究提出了一种接口仿真模型审查工具,可以在SiP(systeminpackage)系统级封装架构设计阶段对目标芯片互联管脚连接关系进行规则检查,同时能够提高系统设计效率并避免芯片连接错误造成的损失。采用Python代码实现,输入描述芯片和元件连接关系的文件,配合芯片接口建模库和定义好的规则可以对芯片和元件的连接正确性进行检验,输出用户友好报告。经测试,该接口仿真模型审查工具可以对接口建模的芯片进行电平标准检查、电平匹配检查、管脚类型正确性检查等多种检查,并支持用户扩展规则。
科研之友
微信
新浪微博
Facebook
分享链接
