摘要
提出了一种基于输入/输出缓冲区信息规范的FPGA的TID效应建模方法。将FPGA电路结构划分为3部分:输入缓冲区、输出缓冲区、逻辑功能区。缓冲区模型基于IBIS模型使用VHDL-AMS建立,功能区模型基于特定需求采用VHDL建立。针对基于IBIS模型的建模需要,测量了FPGA在0 krad(Si)、820 krad(Si)和2.52 Mrad(Si)的IBIS模型和端口电平数据。通过对比仿真结果和试验结果,验证了所建模型能够反映FPGA受TID效应影响后的电平转换时间变长现象,结果误差在30%以内。所提建模方法为评估数字器件的TID效应提供了模型支撑,对数字系统抗辐射加固具有一定参考意义。
- 单位