基于FPGA的PLC并行执行定时器/计数器的设计

作者：徐晓宇; 李克俭; 蔡启仲; 潘绍明; 余玲

来源：计算机测量与控制, 2016, 24(01): 182-186.

DOI：10.16526/j.cnki.11-4762/tp.2016.01.051

• PLC系统
• 定时器/计数器
• 并行执行
• FPGA
• 通信格式

针对ARM+FPGA构建的PLC系统,分析PLC对定时器/计数器的功能需求,设计了可以并行执行的定时器/计数器,构建的定时器/计数器共用一个端口读写控制器与FPGA中央控制器进行数据通信,定时器/计数器内部工作是相互独立的,能够并行的工作,并通过使用地址映射存储器使得定时器/计数器的指令执行更加高效;对中央控制器与定时器/计数器的通信时序和通信格式进行了设计,方便了中央控制器对定时器/计数器的控制与测试;通过仿真测试,该定时器/计数器能够满足PLC定时器/计数器的基本功能,并且达到了稳定的定时/计数的设计要求。

• 单位
  广西科技大学