微系统用锁相环内建自测试电路的设计与实现

作者：张丹娅; 缪旻^*

来源：北京信息科技大学学报(自然科学版), 2023, 38(05): 52-59.

DOI：10.16508/j.cnki.11-5866/n.2023.05.008

• 微系统
• 锁相环
• 内建自测试电路
• 周期抖动

针对微系统中锁相环(phase-locked loop, PLL)输出时钟信号抖动测量精度问题，提出了一种改进的边沿对齐欠采样抖动测量技术。在Simulink中对锁相环电路及其信号抖动进行建模仿真，模拟出真实工作环境的待测时钟信号。构建可集成于微系统内部的，基于边沿对齐的周期抖动测量内建自测试(built in self-test, BIST)电路，记录跳变过渡区的全部不稳定区域，实现对锁相环电路的原位监测。从抖动值、测量分辨率和待测信号频率三个方面，对测量结果和仿真结果进行对比。结果表明，待测信号频率为1 GHz时，周期抖动的测量误差为2.45%。在需要高频率时钟信号的微系统中，所搭建的内建自测试电路能够在较高测量分辨率下实现精度较高的抖动测量。

• 单位
  北京信息科技大学