片上多通道低电容系统级静电防护电路设计

作者：许建蓉; 汪西虎^*; 刘伟; 李晶

来源：电子元件与材料, 2021, 40(09): 930-941.

DOI：10.14106/j.cnki.1001-2028.2021.0113

• 系统级ESD
• ZCNMOS
• 导流二极管
• 低电容
• TLP测试

为提高Type-C接口的静电防护性能,提出了基于导流二极管与栅极耦合结构的静电防护架构,用于接口的低压、高压端口。采用齐纳二极管辅助触发的栅极耦合结构(ZCNMOS)泄放静电放电(ESD)大电流,降低触发电压,消除栅接地的NMOS(GGNMOS)中叉指器件不均匀导通的现象;通过大角度离子注入技术,提高器件的ESD防护能力;同时对导流二极管版图进行优化,提高了PN结的周长面积比,减小寄生电容。测试结果表明,器件过流能力由4 mA/μm提高到10 mA/μm,提升了1.5倍;低压端口和高压端口的二次失效电流均大于25 A,抗静电能力达到IEC 61000-4-2接触放电±8 kV,气隙放电±15 kV;CCX端口、SBUX端口和D+、D-端口电容分别为74,6和1.7 pF,满足低电容特性。

• 单位
  电子工程学院; 西安邮电大学