一种自校准全数字TDC的设计

作者：夏婷婷; 贺雅娟; 甄少伟; 甘武兵

来源：微电子学, 2014, 44(05): 597-600.

DOI：10.13911/j.cnki.1004-3365.2014.05.008

• 时间数字转换器
• 延迟链
• 时间测量
• CMOS

随着工艺技术的进步,基于CMOS工艺的全数字时间数字转换器(TDC)受到了广泛关注,在测量、测距、计量等领域得到了广泛应用。提出了一种具有自校准算法、结构简单、测量精度稳定的全数字TDC设计方案。可通过专用全数字集成电路设计流程进行快速设计并实现,电路具有面积小、功耗低、成本低、可移植性强等优点。使用Verilog HDL语言进行RTL级描述,运用Design Compiler进行综合,产生门级网表,通过VCS和Hspice进行仿真验证。应用自校准算法后,与现有的TDC设计方法相比,电路的INL得到了明显提高,满足大量程、稳定精度的测量要求。

• 单位
  电子科技大学; 电子薄膜与集成器件国家重点实验室