高速数字串行加法器及其应用

作者：钟信潮; 薛小刚; 王诚

来源：电子技术应用, 2004, (01): 60-62.

• 加法器
• 位并行
• 数字串行
• FPGA
• 匹配滤波器

与传统加法器相比,数字串行加法器具有工作频率高、占用资源少、设计灵活等优点。介绍了数字串行加法器的原理,说明了该加法器在FPGA上的实现要点及其在匹配滤波器设计中的应用。

• 单位
  中兴通讯股份有限公司