摘要
极化码奇偶校验比特辅助的串行抵消列表(PC-SCL)译码算法利用奇偶校验比特检测出错误路径并剪枝提升性能,但未分析译码过程中发生奇、偶数个错误的频率不均问题。极化码交替加权奇偶校验比特辅助的串行抵消列表(AWPC-SCL)译码算法中每个校验比特由对应检验段内的信息比特交替加权编码得到,虽然解决了奇、偶数个错误频率不均的问题,但未分析校验比特放置的位置对译码性能的影响。通过结合极化码生成矩阵最小汉明重量行索引和蒙特卡罗仿真结果,规定了校验比特的编码方式和放置位置的选取规则,提出了一种改进的交替加权奇偶检验比特辅助串行抵消列表(IAWPC-SCL)译码算法。仿真结果表明,与AWPC-SCL译码算法相比,IAWPC-SCL译码算法在误帧率为10-4时,译码性能大约提升了0.3dB。
- 单位