基于FPGA的简易误码测试系统的设计与实现

作者：古志强; 石春和; 贾盼恩

来源：计算机测量与控制, 2010, (11): 2469-2471+2474.

• 误码测试系统
• 时钟同步
• 帧同步
• m序列
• FPGA BER test system
• clock synchronization
• frame synchronization
• m Sequence
• FPGA

设计了基于FPGA的简易误码测试系统,在充分利用伪随机测试码m序列的规律和FPGA设计的灵活性的基础上,自行设计了发送模块和接收模块,其中重点设计了接收模块中的时钟同步子模块、帧同步和误码检测子模块;先介绍了误码测试系统的基本工作原理、基本架构,再分析主要功能模块的的结构和实现方法,最后在QuartusⅡ6.0上进行时序仿真,并在Altera公司的EPF10K20TC144-4进行实验,能正确累计误码个数;实验结果验证了设计的有效性。

• 单位
  中国人民解放军陆军工程大学