一种新型低漏电ESD电源箝位电路

作者：李晓云; 陈后鹏; 李喜; 王倩; 张琪; 范茜; 雷宇; 宋志棠

来源：微电子学, 2016, 46(04): 572-575.

DOI：10.13911/j.cnki.1004-3365.2016.04.031

• 静电放电防护
• 电源箝位电路
• 低漏电

在到达纳米级工艺后,传统的静电放电防护(ESD)电源箝位电路的漏电对集成电路芯片的影响越来越严重。为降低漏电,设计了一种新型低漏电ESD电源箝位电路,该箝位电路通过2个最小尺寸的MOS管形成反馈来降低MOS电容两端的电压差。采用中芯国际40nm CMOS工艺模型进行仿真,结果表明,在相同的条件下,该箝位电路的泄漏电流仅为32.59nA,比传统箝位电路降低了2个数量级。在ESD脉冲下,该新型ESD箝位电路等效于传统电路,ESD器件有效开启。

• 单位
  中国科学院上海微系统与信息技术研究所; 信息功能材料国家重点实验室