一种瞬态限流的全NMOS译码器设计方法

作者：宋长坤; 陈瑞隆; 尹家宇; 冯平; 李伯阳; 陈铖颖^*

来源：厦门理工学院学报, 2023, 31(01): 40-48.

DOI：10.19697/j.cnki.1673-4432.202301006

• 全N增强型金属氧化物半导体(NMOS)
• 译码器
• 组合逻辑
• 功耗延迟积

针对低温多晶硅(low temperature poly-silicon,LTPS)和低温多晶氧化物(low temperature polycrystalline oxide,LTPO)工艺下的有机电致发光显示器(organic light emitting diode,OLED)电路设计时，驱动译码电路瞬态产生大电流引起的闩锁效应烧坏器问题，提出一种具有瞬态电流限制能力的全N增强型金属氧化物半导体(N-enhancement type metal oxide semiconductor,NMOS)场效应管的译码器电路设计方法。该方法基于树状网络进行译码和限流，利用支路简并方法进行逻辑化简，采用共源共栅结构中的输出阻抗限制译码瞬态过程的最大电流；在SMIC 180 nm CMOS工艺下完成设计，核心电路面积为470.69μm2。2种不同输入条件下的仿真结果表明，采用格雷码对输入激励进行编码的5-32全NMOS译码器的功耗延迟积仅为9.77×10-20J·s，比同等工艺、电源电压、温度条件下设计的CMOS 5-32译码器降低了81.8%；瞬态译码时的最大电流为11.69μA，比CMOS 5-32译码器降低了99.44%。

• 单位
  厦门理工学院