科研之友
微信
新浪微博
Facebook
分享链接
摘要
针对磁栅或光栅形式的正交编码器译码过程中出现漏计数或错计数等问题,提出了一种具有较强容错能力的新型正交译码机制,并根据基于模型的设计思想将此机制在FPGA中实现,创新式地组合应用几种开发软件,通过Simulink?/Stateflow?/Xilinx?Systerm Generator等工具生成HDL文件、二进制比特流文件,建立了一套基于模型设计的自动化开发流程,相较于传统RTL级开发方式,不需要对硬件描述语言的熟练掌握,避免了人工编辑代码等繁冗复杂的工作。某型永磁同步直线电机控制系统的FPGA板卡测试,验证了该方法的有效性和实用性。
- 单位
