摘要

为有效减小S波段基片集成波导(Substrate Integrated Waveguide,SIW)滤波器的尺寸和插入损耗,提出了一种基于四分之一模基片集成波导(Quarter-Mode Substrate Integrated Waveguide,QMSIW)和八分之一模基片集成波导(Eighth-Mode Substrate Integrated Waveguide,EMSIW)交叉排列耦合的小型化带通滤波器;并针对提高滤波器选择性和带外抑制水平,通过设计源与负载耦合,实现传输零点的引入。设计了一款小型化带通滤波器,中心频率为3.7 GHz,相对带宽为18.9%,仿真测得最小插入损耗为0.55 dB,带外抑制大于40 dB,且标准化尺寸仅为0.24λ0×0.11λ0。通过制作实物验证,测试与仿真相吻合。

全文