数字通道测试速率的不断提升以及单块板卡的集成度越来越高是当今大规模集成电路（SOC）测试系统发展的趋势，由于测试系统高速数字通道校准的特殊性以及缺少对高速数字通道校准方法及技术规范的研究，当前高速数字通道普遍缺乏可靠的量值溯源途径。论文提出了一种集成电路测试系统高速数字通道校准装置架构设计方法，该方案具备一定的创新性，可以实现校准装置的通用性、便携性以及校准过程的自动化。
科研之友
微信
新浪微博
Facebook
分享链接
