科研之友
微信
新浪微博
Facebook
分享链接
摘要
针对高速通信调制解调系统对成形滤波器的运算要求,分析高速并行滤波器的设计与实现方法,提出一种可满足1Gsps符号速率下的发射端和接收端的成形滤波器并行实现结构,该结构具有较低的实现复杂度。FPGA实现结果表明,采用该滤波结构的高速调制解调系统基本没有性能损失。
- 单位
针对高速通信调制解调系统对成形滤波器的运算要求,分析高速并行滤波器的设计与实现方法,提出一种可满足1Gsps符号速率下的发射端和接收端的成形滤波器并行实现结构,该结构具有较低的实现复杂度。FPGA实现结果表明,采用该滤波结构的高速调制解调系统基本没有性能损失。
