Viterbi译码器的FPGA实现

作者：胡永江; 徐昌庆; 常春泉

来源：光通信技术, 2005, (10): 64-66.

DOI：10.13921/j.cnki.issn1002-5561.2005.10.022

• IEEE802.11a
• FPGA
• Viterbi译码器

详细分析了(2,1,6)Viterbi译码器的实现结构,提出了基于模块化并行算法构建Viterbi译码器,并利用Verilog在XilinxISE6.2中进行了建模仿真和综合,实验结果表明采用该结构体系,不仅降低了Viterbi译码器实现的复杂度,而且较好地均衡了面积和速度相互制约的矛盾。

• 单位
  上海交通大学; 中国人民解放军陆军工程大学