基于硬件多线程机制的网络处理器微引擎设计

作者：刘思远; 任敏华; 谷航平

来源：微型电脑应用, 2022, 38(02): 106-108.

• 硬件多线程
• 网络处理器
• 微引擎
• 协处理器
• MIPS架构

网络处理器(NP)是一种专门处理网络应用数据包的处理器，和特殊应用集成电路(ASIC)相比，网络处理器有着更加灵活的特点，其可以通过编程来实现不同的网络应用。随着网络技术的发展，网络处理器的使用场景也变得越来越广泛，对微引擎(ME)的性能和执行效率也有了更高的要求。为此设计了一种硬件8线程微引擎，利用专用的硬件线程切换微码指令，完成微引擎和外部存储器以及协处理器之间的数据传输，运用硬件信号量机制，实现硬件线程间的切换，节约了微引擎的访存等待时间，提升了微引擎的工作效率，通过多线程共用指令存储器，节省指令储存空间。